EIPC 검토: 울트라

읽는 시간(단어)

EIPC 기술 스냅샷 웹 세미나를 처음으로 검토할 기회를 얻은 지 꽤 시간이 지났습니다. 이 훌륭한 시리즈는 업계가 코로나19 팬데믹으로 인해 어려움을 겪던 2020년 10월에 시작되었습니다. 제한이 해제됨에 따라 이는 성공적으로 지속되었으며 전통적인 라이브 컨퍼런스를 보완하는 관련 지식의 효율적인 공유를 위한 효과적인 채널을 제공합니다. 2022년 12월에 방영된 시리즈 20편에서는 전자 산업에 영향을 미치는 환경 문제에 초점을 맞췄습니다. 2월 초, EIPC는 리옹에서 실시간 겨울 컨퍼런스를 개최했으며, 이제 대중의 요구에 따라 6월 중순 뮌헨에서 예정된 여름 컨퍼런스 전에 제21차 기술 스냅샷이 자리를 채웁니다.

5월 3일에 진행된 웨비나는 EIPC 기술 이사 Tarja Rapala-Virtanen이 소개하고 진행했습니다. 그녀의 첫 번째 발표자는 American Standard Circuits의 비즈니스 개발 이사인 John Johnson이었으며 ASC의 초고밀도 상호 연결의 성공적인 실현에 대한 자세한 사례 기록을 제공했습니다.

세계 전자 시장의 변화를 검토하면서 Johnson은 대부분의 북미 제조업체의 역량이 75미크론 라인 앤 스페이스 기술로 제한되어 있지만 세계 지정학적 상황으로 인해 중요한 PCB 및 패키지 기판에 대한 초점이 다시 서구로 옮겨졌다고 말했습니다. 빼기 처리를 통해 달성됩니다. 초고밀도 상호 연결 솔루션에 대한 수요가 증가하고 있지만 대부분의 업계는 이것이 요구하는 혁명적인 변화에 준비가 되어 있지 않습니다.

American Standard Circuits는 초고밀도 기능을 구축하기 전에 몇 가지 옵션을 고려했습니다. 이 회사는 얇은 포일 라미네이트를 사용하는 수정된 반적층 가공(m-SAP)이 자본 집약적이며 수율 손실 위험이 있고 실제 라인 공간 제한이 약 25~30미크론이라고 믿었습니다. 그들은 적층형 플레이트업 기술을 25미크론 미만에 쉽게 적용하여 초고밀도 인터커넥트 및 패키징 기판을 향한 의미 있는 경로를 제공하는 덜 자본 집약적인 옵션으로 보았습니다. 결과적으로 그들은 Averatek이 제공하는 독점적인 A-SAP 프로세스를 라이센스받았습니다. 이 프로세스의 핵심 구성 요소는 매우 얇지만 밀도가 높은 촉매층을 놓는 용제 기반 "액체 금속 잉크"입니다. 이를 통해 0.1 미크론 정도의 낮은 두께로 일관된 무전해 구리 증착이 가능하며 기판에 대한 접착력이 우수하고 구리 패턴 전기 도금의 베이스로 사용할 수 있으며 에칭 레지스트가 필요 없고 측벽 공격을 최소화하면서 플래시 에칭할 수 있습니다. 도체 패턴. 매우 미세한 도체 기하학적 구조를 얻을 수 있습니다.

Johnson은 라인 공간 크기가 감소함에 따라 실현될 수 있는 회로 밀도 향상을 보여주기 위해 그래픽 예제를 사용했습니다. 일반적인 75미크론 기술과 비교하여 25미크론은 9배, 12.5미크론은 36배 증가합니다. 대부분의 경우 American Standard Circuits의 기존 장비와 프로세스는 20미크론 성능을 제공합니다. 그들의 목표는 이를 12개월 이내에 10미크론으로 확장하는 것이며, 이를 위해서는 향상된 이미징 및 광학 검사 시설이 필요합니다.

그는 공정 순서를 요약했습니다: 클래딩되지 않은 기판, 액체 금속 잉크로 코팅, 무전해 구리 증착, 포토레지스트 도포, 이미지 노광 및 현상, 구리 전기도금, 포토레지스트 제거, 플래시 에칭이 이어졌습니다.

그의 미세 단면 예는 플래시 에칭 전후의 고종횡비 11미크론 도체의 기하학적 구조를 보여 주었는데, 이는 수직 측벽과 무시할 수 있는 폭 손실을 나타냅니다. 이러한 특성은 삽입 손실을 줄이고 차동 라인의 유도성 및 용량성 결합을 개선하는 이점을 제공합니다. 그는 이 주제에 관해 Eric Bogatin의 출판물을 언급했습니다.

Johnson은 A-SAP 기술을 통해 매우 얇은 유전체를 사용할 수 있으며 초박박 구리 피복 재료로 제조하기 어려운 광범위한 초고속, 저손실 기판과 호환된다고 설명했습니다. m-SAP 애플리케이션용. A-SAP 처리를 통해 PTFE에서도 높은 박리 강도를 지속적으로 달성합니다. 그는 다층 구조의 고밀도 데모 패턴의 예를 제시하고 이 프로세스가 개별 레이어의 응력을 제거하여 레이어 간 등록에 도움이 되는 경향이 있다고 언급했습니다. 추가 사례에서는 4mil 두께의 레이어에 4mil 직경의 구리로 채워진 비아가 나타났으며 American Standard Circuits의 현재 프로젝트에서는 20미크론 수준의 라인과 공간이 특징입니다.